Visual Studio で Verlilog HDL がしたい！

最近、Verlilog HDLを使用するプロジェクトに参加しています。

そこで、「Verlilog HDLをVisual Studioで使えないかな...？」と思っていたら、案の定プラグインがあり、導入したので、そのときの様子を紹介します。

0.動作環境について

使用しているのは、Visual Studio Community 2017です。Windows10 64ビットのものです。
Visual Studio Codeなどのほかの種類では試していません。

また、プラグインをインストールするのでネット環境が必要です。

1.プラグインのインストール

Visual Studioを開いて、「ツール」→「拡張機能と更新プログラム」を開きます。

すると、次のような画面が出てくるので、「オンライン（左側）」をクリックし、右上の検索ボックスで「HDL」と検索します。

すると、「V3S VHDL, Verilog, System Verilog 2017」というプラグインがあるので、「インストール」を押してインストールします。

そして、Visual StudioのAppをすべて終了するとインストールが自動的に始まります。

2.使ってみた

では、先ほど入れたV3Sプラグインを用いて、Verilog HDLの編集を行ってみます。

「ファイル」→「新規プロジェクトを作成」

このように、V3Sプロジェクトを作成することができればインストールは正常に完了しています。

選択肢を見ればわかりますが、AlteraのFPGAボードの開発もできるようです。
この記事では、「sample project」を作成してみました。

そして、...
プロジェクトの作成が終わり、いざコードの編集をしてみよう！と思ったのですが...

文字色がおかしい！！

黒背景なのに、文字色が黒で見えるはずがないですよ....

ということで、

フォントの色設定

Verilog HDLのコード表示の文字色を変更します。
「ツール」→「オプション」を選択。

オプション画面が新しく現れたら、「フォントおよび色」を選択します。すると、このようなフォント編集画面になります。

ここで、「表示項目」が「V3S-○○○○」となっている部分を探し、そこの文字色を変更していきます。

そうして、ほぼすべてのフォントを変更した結果：

少しどぎついですが、だいぶ見やすくなりました。
ここら辺は各自のお好み設定で。

それではまた。